处于风口中的CHIPLET技术，被业内视为可能是摩尔定律放缓后的最优解。
AMD、台积电、英特尔、英伟达等芯片巨头厂商近年来已纷纷入局。OMDIA预计，在制造过程中使用CHIPLET的新器件全球市场规模将在2024年扩大到58亿美元，比2018年的6.45亿美元增长9倍；到2035年，其市场规模将达570亿美元。
多家研究机构认为，后摩尔时代，CHIPLET将给中国集成电路产业带来巨大发展机遇。清华大学教授、中国半导体行业协会副理事长魏少军认为，CHIPLET的出现可能会使中国企业在价值链的位置上进一步向下游偏移，“但中国企业可在CHIPLET上有所作为，比如可以借助CHIPLET更快地发展应用，促使中国企业向标准芯粒方向转型。”
CHIPLET又称芯粒或小芯片，是将一类满足特定功能的DIE（裸片）通过DIE-TO-DIE内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。
目前，主流系统级单芯片（SOC）是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。如手机SOC芯片基本都集成了CPU、GPU、DSP、ISP、NPU、MODEM等不同功能的计算单元和诸多的接口IP，追求高度集成化，依赖先进制程。
相比SOC，CHIPLET最核心的优势在于成本，包括制造成本与设计成本。
首先，在巨大算力需求下，芯片晶体管数量暴增，芯片面积也不断扩大。CHIPLET设计把大芯片分成面积更小的芯片，从而有效改善良率，减少不良率导致的成本增加。某券商电子行业研究员对第一财经表示，“多芯片集成在越先进的工艺下（如5NM），越具有显著的优势，因为在800MM2面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。”
其次，SOC芯片的逻辑计算单元依赖先进制程来提高性能，其他部分通常可使用成本更低的成熟制程，SOC芯片CHIPLET化之后，不同芯粒可以根据需要来选择合适的工艺制程分开制造，再通过先进封装技术进行组装，从而有效降低制造成本。
此外，随着半导体工艺进步，芯片设计难度和复杂度也在增加，设计成本高企。芯片设计成本构成一般包括EDA软件、IP采购、芯片验证与流片、相关硬件和人力成本等。根据IBS统计数据，22NM制程之后每代技术设计成本增加均超过50%，设计一颗28NMSOC芯片成本约为5000万美元，而7NM则需要3亿美元，3NM的设计成本可能达到15亿美元。
将SOC拆分成几个关键的CHIPLET，每颗CHIPLET能够在更多的应用中平衡研发成本，避免一颗大SOC芯片设计出来后没有足够出货量带来的巨大损失，从而缩短研发周期、研发人员投入等。
上述研究员表示，“对于设计公司来说可以用成本更低、设计速度更快的方式完成芯片的迭代，比如AMD的RYZEN系列芯片就是通过多核的方式来实现对INTEL产品主频和成本上的超越，近几年市占率逐步提升。”
不过，业内也有不同观点。魏少军认为，要同时研发多个芯片，研发费用要翻倍，而且在量产时，每颗芯片的成品率乘起来，就会导致最终CHIPLET产品的成品率大幅下降。假设CHIPLET包含5颗芯片（芯粒），每颗芯粒的成品率都是90%，则5颗芯粒集成后产品的成品率就会下降到60%。
魏少军在接受媒体采访时表示，CHIPLET最大的应用场合是“需要”采用异质集成的场合，例如将计算逻辑与DRAM（动态随机存储）集成，以克服存储墙；其次是体积严重受限的应用，例如在手机中，通过CHIPLET将多颗芯粒集成到一个腔体内，以节省体积；再次是使用环境恶劣的场合，例如汽车、工业控制、物联网等场合。
第一财经从业内了解到，对于国内某大厂来说，CHIPLET工艺可以让他们在服务器主芯片上完成突破，用14NM级的CPU核通过数量堆叠、牺牲体积/散热/功耗来完成性能上的提升，也可以通过合作公司拿先进制程的CPU，再在国内做配套芯粒完成封装；不过手机上目前还不会直接应用，体积相对较大，功耗也非常高，CHIPLET要应用到手机需要3D封装。
目前可应用于CHIPLET的封装解决方案主要是SIP、2.5D和3D封装。其中，2.5D封装技术发展已经非常成熟，并且已广泛应用于FPGA、CPU、GPU等芯片当中。3D封装技术难度更高，目前由英特尔和台积电掌握并商用。“3D封装即TSV技术，2.5D更接近两层小洋房，3D则是大厦的形态，空间利用效率更高。”上述研究员称。
“对于产业链而言，目前2.5D的CHIPLET实现方式主要利好封装企业，如过去给AMD封装的通富微电（002156.SZ），价值量相比传统封装翻倍，毛利率也更高。”上述研究员对第一财经表示，“其次是载板企业，如兴森科技（002436.SZ），目前CHIPLET的2.5D工艺成品芯片面积较大、片上通信要求较高，对于载板的层数、面积需求增加，兴森的ABF载板产线后续能得到比较大的订单支持；然后是封测设备公司，如华峰测控（688200.SH）等。”
通富微电是AMD的重要封测代工厂，在CHIPLET、WLP、SIP、FANOUT、2.5D、3D堆叠等方面均有布局和储备，现已具备CHIPLET先进封装技术大规模生产能力。
此外，长电科技（600584.SH）今年6月加入UCIE（芯粒互连，UNIVERSAL CHIPLET INTERCONNECT EXPRESS）产业联盟，参与推动CHIPLET接口规范标准化。根据投资者问答，其去年推出了XDFOI全系列极高密度扇出型封装解决方案，该技术是一种面向CHIPLET的极高密度、多扇出型封装高密度异构集成解决方案，包括2D/2.5D/3DCHIPLET，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的一站式服务。
上述研究员称，IP企业相对来说目前还没有完全进入到他们发挥的环节，当前做CHIPLET的企业大多自研为主，不过未来行业还是会持续专业化分工，如芯原股份（688521.SH），未来CHIPLET将会是他们发展的重要动力。
芯原股份近日对第一财经表示，芯原股份近年来一直致力于CHIPLET技术和产业的推进，通过“IP芯片化，IP AS A CHIPLET”、“芯片平台化，CHIPLET AS A PLATFORM”和“平台生态化，PLATFORM AS AN ECOSYSTEM”，促进CHIPLET的产业化，进一步推动公司主营业务发展。